インテルPentium Proプロセッサー

最終更新日 2024年01月29日

インテルPentium Proプロセッサーとは

基礎

インテルPentium Proプロセッサーとは、マイクロアーキテクチャーのP6を初めて採用したプロセッサーです。インテル・ペンティアムプロ・プロセッサーと読みます。略してPentium Proと呼ぶ場合があります。以下ではPentium Proと書く場合があります。

Pentium Proは2次キャッシュを搭載し、スーパースカラーでは3命令の並行処理を実現しています。高性能ですがコストが高く、パソコンでは普及せず一部のサーバーで使用されました。

スーパースカラー

スーパースカラーとは、CPUに複数のパイプラインを設け、複数の命令を並行処理する方式です。スーパースケーラーと呼ぶ場合もあります。

パイプラインとは、命令の特定の処理を専門に行うユニットを複数並べ、流れ作業のように各ユニットが専門の処理を行い終わったら次の命令の専門の処理を行い、各ユニットの待機時間をなくして性能を向上させることです。

発売年

Pentium Proの発売年は1996年です。

Pentium Proのキャッシュメモリー

2次キャッシュ

2次キャッシュとは、1次キャッシュとメインメモリーの間にあるキャッシュメモリーです。1次キャッシュとは、CPUを高速化するためのキャッシュメモリーの中で最もCPUのコアに近いものです。キャッシュメモリーとは、CPUとメインメモリーの間でデータをやり取りする処理を高速化するためのメモリーです。

2次キャッシュのダイとCPUコアのダイ

Pentium Proでは2次キャッシュのダイとCPUコアのダイが分かれており、両者を接続しています。スーパースカラーで3命令の並行処理を実現する等の理由でCPUコアの回路が大規模になり、2次キャッシュの回路と別々に製造することになりました。このおかげで2次キャッシュ容量を大きくしやすくなり最大512KBです。

この製造によりコストが高くなり、Pentium Proの価格も高くなりました。Pentium Proの後継のPentium IIでは、2次キャッシュとCPUコアが同じダイになり、コスト低下により価格も低下しています。

2次キャッシュが別ダイによりパッケージが大きい

Pentium Proのパッケージのサイズが大きいですが、2次キャッシュのダイとCPUコアのダイが1個のパッケージ内にあるためです。

Pentium Proとマイクロオプ

x86命令をRISC命令に変換

Pentium Proではマイクロオプを初採用です。マイクロオプとは、x86命令をRISC命令に変換する仕組みです。この変換後のRISC命令を指す場合もあり、以下ではマイクロオプが変換後のRISC命令を指すとします。

x86命令は命令が多く命令が複雑です。x86命令のまま実行するとしてCPUの回路を設計すると、回路が複雑かつ大規模になり、クロック周波数を高くしにくいです。そこでx86命令を分解して複数の単純なマイクロオプに変換します。マイクロオプを実行するとしてCPUの回路を設計すると、回路が単純かつ小規模になり、クロック周波数を高くしやすいです。

Pentium Proのパイプライン

パイプラインのステージ一覧

ステージ	特徴
Next IP	・Next Instruction Pointerの略で、メモリー中の次のx86命令の開始位置を計算する処理
Fetch 1	・命令キャッシュから複数のx86命令を読み込む・1サイクル当たり16バイト読み込む
Fetch 2	・それぞれのx86命令の長さを解読する
Fetch 3/Decode 1	・解読した命令長を基にx86命令を抜き出して揃える・抜き出して揃えたx86命令を処理がしやすいように並び替える・最大3個のx86命令を扱える
Decode 2	・Complex Decodeが1個、Simple Decodeが2個、MISが1個ある・Complex Decodeでは1個のx86命令を2個以上のマイクロオプに変換する・Simple Decodeでは1個のx86命令を1個のマイクロオプに変換する・MISとはMicro Instruction Sequencerの略で、Simple DecodeやComplex Decodeでは変換できない複雑なx86命令を、マイクロコードを使用してマイクロオプに変換する
Decode 3	・Decode Instruction Queueがある・RATのために最大6個のマイクロオプを一時的に保存する
RAT	・RATとはRegister Alias Tableの略で、同時実行できる命令を増やすために、レジスターの重複使用を解消する処理を行う
ROB	・ROBとはRe-Order Bufferの略で、命令の並び替え、実行中の命令の一覧を管理する、リタイアメント、以上の処理を行う
RS	・RSとはReady/Scheduleの略で、最大20個のマイクロオプを一時的に保存するキュー
Dispatch	・RSからマイクロオプを順次取り出し実行ユニットに振り分ける処理を行う・Port 0,Port 1,Port 2,Port 3,Port 4があり各Port先に実行ユニットがある・1サイクル当たり1個のポート先に転送できるマイクロオプが1個
Execution	・Port 0に整数演算ユニットが1個、浮動小数点演算ユニットが1個、シャッフル演算ユニットが1個・Port 1に整数演算ユニットが1個、ジャンプ演算ユニットが1個・Port 2にロードユニットが1個・Port 3にストアアドレスユニットが1個・Port 4にストアユニットが1個・Pentium II以降ではPort 0にSIMD演算ユニットが1個追加、Port 1にSIMD演算ユニットが1個追加
Retirement 1	・実行結果をレジスターに書き戻す
Retirement 2	・ステータスレジスターの値を更新する

(※)Pentium II以降ではFetch 1～Decode 3がMMX対応、Pentium III以降ではFetch 1～Decode 3がSSE対応

このパイプラインのステージ一覧は、Pentium IIIまでほぼ同じです。

パイプラインのステージ数

一般的にPentium Proのパイプラインはステージ数が10個とします。Fetch 1からExecutionまでです。厳密には他にRetirement分のステージ数が2個あり、合計12個です。一般的にNext IPをパイプラインのステージに含みません。これも含めると合計13個です。

アウトオブオーダー利用ステージ

アウトオブオーダーを利用するステージは、RS,Dispatch,Executionです。他のステージではアウトオブオーダーを利用しません。

出典

・Pentium Pro - 意味・説明・解説 : ASCII.jpデジタル用語辞典(2008/10/07更新記事)
・Pentium Pro | 現代人の欧文略語辞典 | 情報・知識＆オピニオン imidas - イミダス
・ASCII.jp：インテルCPUはこうして進化したすべての基本は「P6」 (1/3)(2012/08/06更新記事)
・ASCII.jp：インテルCPUはこうして進化したすべての基本は「P6」 (2/3)(2012/08/06更新記事)
・ASCII.jp：インテルCPUはこうして進化したすべての基本は「P6」 (3/3)(2012/08/06更新記事)
・PentiumからCore iまで、基本設計の変遷をたどる（2ページ目） | 日経クロステック（xTECH）(2020/03/26公開記事)

キャンペーン情報(PR)
マウスコンピューター・ゴールデンウィークセール最大30,000円OFF！！ (5月8日迄) DELL ・ゴールデンウイーク GWはお得がいっぱい (キャンペーン実施中) パソコン工房・ゴールデンウィークセールゲーミングPCやクリエイター向けパソコンをラインナップ (5月7日迄)