CPUのPLL(Phase Locked Loop)

最終更新日 2024年01月15日

基礎

CPUのPLLとはPhase Locked Loopの略で、CPUのクロック信号を生成する回路に組み込まれている技術です。ピーエルエルと読みます。日本語では位相同期ループと呼びます。PLLがその回路を指す場合があります。

回路が生成して出力したクロック信号を、回路に入力した基準となるクロック信号と比較します。周波数や位相に誤差があれば回路にフィードバックし、入力クロック信号と周波数や位相に誤差がないクロック信号を生成して出力します。

・PLL - 意味・説明・解説 : ASCII.jpデジタル用語辞典(2008/10/07更新記事)

キャンペーン情報(PR)
マウスコンピューター ・ゴールデンウィークセール 最大30,000円OFF！！ (5月8日迄) DELL ・ゴールデンウイーク GWはお得がいっぱい (キャンペーン実施中) パソコン工房 ・ゴールデンウィークセール ゲーミングPCやクリエイター向けパソコンをラインナップ (5月7日迄)