半導体チップの2.5D実装(2.5次元実装)

最終更新日 2024年03月04日

基礎

半導体チップの2.5D実装とは、インターポーザーを使用し、複数の半導体チップを並列に配置して接続し実装する技術です。他の呼び方には、2.5次元実装、2.5 Dimensional Packagingがあります。

インターポーザー

インターポーザーとは、端子ピッチが異なる半導体チップと基板の間で中継するためや、基板に搭載する複数の半導体チップ間を接続するために使用するものです。

2D実装の構造例

上図は2D実装の構造例です。基板上に2個の半導体チップをバンプで接続します。バンプとは、半導体チップの電極部にメッキで形成した突起です。半導体チップ同士の配線は、基板で行います。

2.5D実装の構造例

上図は2.5D実装の構造例です。基板上にシリコンインターポーザーをバンプで接続します。シリコンインターポーザー上に2個の半導体チップをマイクロバンプで接続します。シリコンインターポーザーとは、配線のみ作ったシリコンチップであり、基板に搭載する複数の半導体チップ間を接続するために使用するインターポーザーです。マイクロバンプとは、微小なバンプです。

シリコンインターポーザーを使用するメリット

シリコンインターポーザーでは配線密度を高くできます。半導体チップ同士のバス幅を大きくできるため、高速なデータ転送を実現できます。シリコンインターポーザーは配線損失が小さいため、データ転送の信号の電圧を低くでき、消費電力を抑えられるメリットもあります。

2D実装では半導体チップ同士の配線を基板で行います。基板では配線密度を高くできず、半導体チップ同士のバス幅を大きくできません。基板は配線損失が大きく、データ転送の信号の電圧を高くする必要があり、消費電力も高くなります。

・半導体製造装置用語集（組立 : Assembly）｜一般社団法人 日本半導体製造装置協会
・ASCII.jp：COMPUTEXで発表した積層技術3D V-Cacheは性能向上と歩留まりを改善する新兵器　AMD CPUロードマップ (1/4)(2021/06/07更新記事)

キャンペーン情報(PR)
マウスコンピューター ・ゴールデンウィークセール 最大30,000円OFF！！ (5月8日迄) DELL ・ゴールデンウイーク GWはお得がいっぱい (キャンペーン実施中) パソコン工房 ・ゴールデンウィークセール ゲーミングPCやクリエイター向けパソコンをラインナップ (5月7日迄)