メモリータイミングのtRAS

最終更新日 2024年12月20日

基礎

メモリータイミング のtRASとはtime Row Address Strobeの略で、メモリーアクセス時に、行アドレスを指定するアクティブコマンドを出してから、 プリチャージ を指示するプリチャージコマンドを出すまでの時間です。

メモリーアクセスの大まかな流れ

下記は、メモリーアクセスの大まかな流れです。

(1)行アドレスを指定するアクティブコマンドを出す
(2)列アドレスを指定するリードコマンドを出しデータを読み出す
(3)読み出したデータを出力する
(4) プリチャージ を指示するプリチャージコマンドを出す
(5)行アドレスを指定する次のアクティブコマンドを出す

(1)から(2)までの時間が tRCD(time RAS to CAS Delay) です。(2)から(3)までの時間が tCAS (time CAS Latency)です。(1)から(4)までの時間がtRAS(time Row Address Strobe)です。(4)から(5)までの時間がtRP(time Row Precharge)です。

・ASCII.jp：ベンチマークテストで確認――DDR2 (3/4)(2005/02/14更新記事)

キャンペーン情報(PR)
マウスコンピューター ・オータムセール 最大50,000円OFF (10月9日迄) DELL ・今週のおすすめ製品 対象製品が特別価格でお買い得 (キャンペーン実施中) パソコン工房 ・決算セール セール対象BTOパソコン最大55,000円OFF (10月1日迄)